Le principe de fonctionnement du circuit KMOP. Elément de base de diverses logiques : schémas, ttl, ttlsh, kmop

Les puces CMOS et leur introduction sur le marché sont un excellent exemple de la complexité et de la confusion dans la priorisation des projets de recherche et développement.

Le fait est que l'effet de champ qui sous-tend la structure MOS a été découvert à la fin des années 1920, mais l'ingénierie radio connaissait alors un boom des dispositifs à vide (tubes radio) et les effets trouvés dans les structures cristallines étaient considérés comme peu prometteurs.

Puis, dans les années 40, le transistor bipolaire a été pratiquement redécouvert, et ce n'est qu'alors que de nouvelles recherches et améliorations des transistors bipolaires ont montré que cette direction menait à une impasse, les scientifiques se sont souvenus de l'effet de champ.

C'est ainsi qu'est apparu le transistor MOS, puis les microcircuits CMOS. Lettre À au début de l'abréviation signifie complémentaire, c'est-à-dire complémentaire. En pratique, cela signifie que les microcircuits utilisent des paires de transistors avec exactement les mêmes paramètres, mais un transistor a une grille de type n et l'autre transistor a une grille de type p. D'une manière étrangère, les microcircuits CMOS sont appelés CMOS(Oxyde métallique semi-conducteur complémentaire). Les abréviations KMDP, K-MOP sont également utilisées.

Parmi les transistors classiques, un exemple de paire complémentaire est les transistors KT315 et KT361.

Tout d'abord, la série K176 basée sur des transistors à effet de champ est apparue sur le marché des composants radio-électroniques et, en tant que développement ultérieur de cette série, la série K561, devenue très populaire, a été développée. Cette série comprend un grand nombre de puces logiques.

Étant donné que les transistors à effet de champ ne sont pas aussi critiques pour la tension d'alimentation que les transistors bipolaires, cette série est alimentée par une tension de +3 à + 15V. Cela permet à cette série d'être largement utilisée dans différents appareils, y compris ceux alimentés par batterie. De plus, les appareils montés sur des microcircuits de la série K561 consomment très peu de courant. Et pas étonnant, car la base des microcircuits CMOS est un transistor MOS à effet de champ.

Par exemple, le microcircuit K561TP2 contient quatre bascules RS et consomme un courant de 0,14 mA, et un microcircuit similaire de la série K155 consomme au moins 10 - 12 mA. Les microcircuits basés sur des structures CMOS ont une impédance d'entrée très élevée, pouvant atteindre 100 mégohms ou plus, leur capacité de charge est donc assez grande. À la sortie d'un microcircuit, vous pouvez connecter les entrées de 10 à 30 microcircuits. Pour les microcircuits TTL, une telle charge provoquerait une surchauffe et une panne.

Par conséquent, la conception de nœuds sur des microcircuits utilisant des transistors CMOS permet d'utiliser des solutions de circuits plus simples que lors de l'utilisation de microcircuits TTL.

À l'étranger, l'analogue le plus courant de la série K561 est étiqueté CD4000. Par exemple, le CD4011 étranger correspond au microcircuit K561LA7.

En utilisant des microcircuits de la série K561, il ne faut pas oublier certaines des nuances de leur fonctionnement. Il ne faut pas oublier que bien que les microcircuits fonctionnent dans une large plage de tension, lorsque la tension d'alimentation diminue, l'immunité au bruit diminue et l'impulsion "s'étale" légèrement. C'est-à-dire que plus la tension d'alimentation est proche du maximum, plus les fronts d'impulsion sont raides.

La figure montre un élément de base classique (porte) qui inverse le signal d'entrée (élément NON). C'est-à-dire que si une unité logique arrive à l'entrée, alors un zéro logique est supprimé de la sortie et vice versa. Une paire complémentaire de transistors de type grille "n" et "p" est clairement représentée ici.

La figure suivante montre l'élément de base 2I - NOT. On voit clairement que les résistances présentes dans un élément TTL similaire du microcircuit sont ici absentes. À partir de deux de ces éléments, il est facile d'obtenir un déclencheur, et à partir d'une série séquentielle de déclencheurs, il existe une route directe vers les compteurs, les registres et les dispositifs de mémoire.

Avec toutes les qualités positives des circuits intégrés de la série K561, ils présentent bien sûr des inconvénients. Premièrement, en termes de fréquence de fonctionnement maximale, les microcircuits CMOS sont nettement inférieurs aux microcircuits à logique différente et fonctionnant sur des transistors bipolaires.

La fréquence à laquelle la série K561 fonctionne en toute confiance ne dépasse pas 1 MHz. Pour faire correspondre les microcircuits basés sur des structures MOS avec d'autres séries, par exemple TTL, des convertisseurs de niveau K561PU4, K561LN2 et autres sont utilisés. Ces microcircuits synchronisent également la vitesse, qui peut différer d'une série à l'autre.

Mais le plus gros inconvénient des microcircuits sur des structures MOS complémentaires est la plus forte sensibilité du microcircuit à l'électricité statique. Par conséquent, les usines et les laboratoires sont équipés de postes de travail spéciaux. Sur la table, tout le travail est effectué sur une tôle, qui est connectée à un bus de masse commun. Le corps du fer à souder et le bracelet métallique porté sur la main de l'ouvrier sont connectés à ce bus.

Certains microcircuits sont mis en vente emballés dans du papier d'aluminium, ce qui court-circuite tous les fils entre eux. Lorsqu'on travaille à la maison, il est également nécessaire de trouver un moyen pour que la charge statique s'évacue au moins sur le tuyau de chauffage. Lors de l'installation, les câbles d'alimentation sont d'abord soudés, puis tout le reste.

Onduleurs logiques CMOS (CMOS)

Les microcircuits sur transistors MOS complémentaires (microcircuits CMOS) sont construits à base de transistors MOS à canaux n et p. Le même potentiel d'entrée active le transistor à canal n et bloque le transistor à canal p. Lorsqu'une unité logique est formée, le transistor supérieur est ouvert et le transistor inférieur est fermé. En conséquence, aucun courant ne circule dans le circuit CMOS. Lorsqu'un zéro logique est formé, le transistor inférieur est ouvert et le transistor supérieur est fermé. Et dans ce cas, le courant de l'alimentation ne traverse pas le microcircuit. L'élément logique le plus simple est un onduleur. un inverseur réalisé sur des transistors MOS complémentaires est représenté sur la figure 1.

Figure 1. Schéma de principe d'un inverseur réalisé sur des transistors MOS complémentaires (inverseur CMOS)

En raison de cette caractéristique des microcircuits CMOS, ils ont un avantage sur les types précédemment considérés - ils consomment du courant en fonction de la fréquence d'horloge appliquée à l'entrée. Un graphique approximatif de la dépendance de la consommation de courant d'un microcircuit CMOS, en fonction de la fréquence de sa commutation, est illustré à la figure 2

Figure 2. Dépendance de la consommation de courant d'un microcircuit CMOS sur la fréquence

Éléments logiques CMOS (CMDP) "ET"

Schéma de l'élément logique "AND-NOT" sur les puces CMOS coïncide presque avec le circuit ET simplifié sur les clés à commande électronique que nous avons examiné plus tôt. La différence est que la charge n'est pas connectée au fil commun du circuit, mais à la source d'alimentation. Le schéma de principe de l'élément logique "2I-NOT", réalisé sur des transistors MOS complémentaires (CMOS), est représenté sur la figure 3.

Figure 3. Schéma de principe d'un élément logique "2I-NOT", réalisé sur des transistors MOS complémentaires (CMOS)

Dans ce circuit, un circuit ordinaire pourrait être utilisé dans le bras supérieur, cependant, lorsqu'un faible niveau de signal est formé, le circuit consommerait constamment du courant. Au lieu de cela, des transistors p-MOS sont utilisés comme charge. Ces transistors forment une charge résistive. S'il est nécessaire de former un potentiel élevé en sortie, les transistors s'ouvrent et s'il est faible, ils se ferment.

Dans le schéma illustré à la figure 2 élément CMOS logique"Et", le courant de l'alimentation à la sortie du microcircuit CMOS traversera l'un des transistors si au moins l'une des entrées (ou les deux à la fois) a un potentiel bas (niveau zéro logique). Si aux deux entrées de l'élément logique CMOS "ET" il y a un niveau d'unité logique, alors les deux transistors p-MOS seront fermés et un potentiel bas se formera à la sortie du microcircuit CMOS. Dans ce circuit, ainsi que dans le circuit illustré à la figure 1, si les transistors du bras supérieur sont ouverts, les transistors du bras inférieur seront fermés. Par conséquent, dans un état statique, le courant ne sera pas consommé par le microcircuit CMOS de l'alimentation.

La représentation graphique conventionnelle de l'élément logique CMOS "2I-NOT" est illustrée à la figure 4, et la table de vérité est illustrée au tableau 1. Dans le tableau 1, les entrées sont désignées par x 1 et x 2, et la sortie est F.

Figure 4. Représentation graphique conditionnelle de l'élément logique "2I-NOT"

Tableau 1. Table de vérité d'un microcircuit CMOS exécutant "2I-NOT"

x1	x2	F
0	0	1
0	1	1
1	0	1
1	1	0

"OR", réalisé sur des transistors CMOS, est une connexion parallèle de touches à commande électronique. La différence avec le circuit "2OR" simplifié, discuté précédemment, est que la charge n'est pas connectée au fil commun du circuit, mais à la source d'alimentation. Au lieu d'une résistance, des transistors p-MOS sont utilisés comme charge. Le schéma de principe de l'élément logique "2OR-NOT", réalisé sur des transistors MOS complémentaires, est représenté sur la figure 5.

Figure 5. Schéma de principe de l'élément logique "OU-NON", réalisé sur des transistors MOS complémentaires

Dans la porte logique CMOS "2OR-NOT", des transistors p-MOS connectés en série sont utilisés comme charge. Dans celui-ci, le courant de la source d'alimentation à la sortie du microcircuit CMOS ne circulera que si tous les transistors du bras supérieur sont ouverts, c'est-à-dire si toutes les entrées ont un faible potentiel à la fois (). Si au moins une des entrées a un niveau logique un, le bras supérieur de l'étage push-pull, assemblé sur des transistors CMOS, sera fermé et le courant de l'alimentation ne passera pas à la sortie du microcircuit CMOS .

La table de vérité de l'élément logique "2OR-NOT", mis en œuvre par le microcircuit CMOS, est montrée dans le tableau 2, et la désignation graphique conventionnelle de ces éléments est montrée dans la figure 6.

Figure 6. de l'élément "2OR-NOT"

Tableau 2. Table de vérité du microcircuit MOS remplissant la fonction logique "2OR-NOT"

x1	x2	F
0	0	1
0	1	0
1	0	0
1	1	0

Actuellement, ce sont les microcircuits CMOS qui ont connu le plus grand développement. De plus, il existe une tendance constante à la diminution de la tension d'alimentation de ces microcircuits. La première série de microcircuits CMOS, comme le K1561 (analogue étranger du C4000V), avait une plage de variation de tension d'alimentation assez large (3..18V). Dans le même temps, avec une diminution de la tension d'alimentation pour un microcircuit particulier, sa fréquence de fonctionnement maximale diminue. Plus tard, à mesure que la technologie de production s'améliorait, des microcircuits CMOS améliorés avec de meilleures propriétés de fréquence et une tension d'alimentation inférieure sont apparus, par exemple le SN74HC.

Caractéristiques de l'utilisation des microcircuits CMOS

La première et principale caractéristique des microcircuits CMOS est la haute impédance d'entrée de ces microcircuits. En conséquence, n'importe quelle tension peut être induite à son entrée, y compris la moitié de la tension d'alimentation, et y être stockée pendant une longue période. Lorsque la moitié de l'alimentation est appliquée à l'entrée de l'élément CMOS, les transistors des bras supérieur et inférieur de l'étage de sortie s'ouvrent, en conséquence, le microcircuit commence à consommer un courant inacceptable et peut tomber en panne. Conclusion: les entrées des microcircuits numériques CMOS ne doivent jamais rester déconnectées !

La deuxième caractéristique des puces CMOS est qu'elles peuvent fonctionner lorsque l'alimentation est coupée. Cependant, ils fonctionnent souvent de manière incorrecte. Cette caractéristique est liée à la conception de l'étage d'entrée. Le schéma de principe complet de l'onduleur CMOS est illustré à la figure 7.

Figure 7. Schéma de principe complet d'un onduleur CMOS

Les diodes VD1 et VD2 ont été introduites pour protéger l'étage d'entrée des claquages statiques. Dans le même temps, lorsqu'un potentiel élevé est appliqué à l'entrée du microcircuit CMOS, il traversera la diode VD1 jusqu'au bus d'alimentation du microcircuit et, comme il consomme un courant assez faible, le microcircuit CMOS commencera à fonctionner. Cependant, dans certains cas, ce courant peut ne pas être suffisant pour alimenter les microcircuits. Par conséquent, la puce CMOS peut ne pas fonctionner correctement. Conclusion: si le microcircuit CMOS ne fonctionne pas correctement, vérifiez soigneusement l'alimentation du microcircuit, en particulier les broches du boîtier. Avec une sortie de puissance négative mal soudée, son potentiel sera différent du potentiel du fil commun du circuit.

La quatrième caractéristique des microcircuits CMOS est la circulation d'un courant d'impulsion à travers le circuit de puissance lorsqu'il passe de zéro à simple et vice versa. En conséquence, lors du passage des microcircuits TTL aux microcircuits analogiques CMOS, le niveau de bruit augmente fortement. Dans certains cas, cela est important, et il faut abandonner l'utilisation des microcircuits CMOS au profit de l'un ou l'autre des microcircuits BICMOS.

Niveaux logiques CMOS

Niveaux logiques Les microcircuits CMOS diffèrent considérablement de. En l'absence de courant de charge, la tension à la sortie du microcircuit CMOS coïncide avec la tension d'alimentation (niveau logique de un) ou avec le potentiel du fil commun (niveau logique de zéro). Avec une augmentation du courant de charge, la tension de l'unité logique peut diminuer jusqu'à 2,8 V (U p = 15 V) par rapport à la tension d'alimentation. Le niveau de tension admissible à la sortie d'un microcircuit CMOS numérique (série de microcircuits K561) avec une alimentation de cinq volts est illustré à la figure 8.

Figure 8. Niveaux des signaux logiques à la sortie des microcircuits CMOS numériques

Comme mentionné précédemment, la tension à l'entrée d'un microcircuit numérique est généralement autorisée dans une large plage par rapport à la sortie. Pour les microcircuits CMOS convenu d'un stock de 30%. Les limites des niveaux zéro et un logiques pour les microcircuits CMOS avec une alimentation de cinq volts sont illustrées à la figure 9.

Figure 9. Niveaux des signaux logiques à l'entrée des microcircuits CMOS numériques

Lorsque la tension d'alimentation diminue, les limites du zéro logique et de l'unité logique peuvent être déterminées de la même manière (diviser la tension d'alimentation par 3).

Familles CMOS

Les premiers microcircuits CMOS n'avaient pas de diodes de protection à l'entrée, leur installation était donc très difficile. Il s'agit d'une famille de microcircuits de la série K172. La prochaine famille améliorée de puces CMOS, la série K176, a reçu ces diodes de protection. Il est assez répandu à l'heure actuelle. La série K1561 complète le développement de la première génération de microcircuits CMOS. Dans cette famille, une vitesse de 90 ns et une plage de tension d'alimentation de 3 ... 15V ont été atteintes. Étant donné que les équipements étrangers sont actuellement courants, je vais donner un analogue étranger de ces microcircuits CMOS - C4000V.

Un autre développement des microcircuits CMOS était la série SN74HC. Ces microcircuits n'ont pas d'équivalent domestique. Ils ont une vitesse de 27 ns et peuvent fonctionner dans la plage de tension de 2 ... 6 V. Ils coïncident dans le brochage et la série fonctionnelle avec, mais ne sont pas compatibles avec eux dans les niveaux logiques, par conséquent, les microcircuits CMOS de la série SN74HCT ( analogique domestique - K1564) ont été développés simultanément pour être compatibles avec les microcircuits TTL et les niveaux logiques.

À cette époque, il y avait une transition vers une alimentation en trois volts. Pour cela, des microcircuits CMOS SN74ALVC ont été développés avec un temps de retard du signal de 5,5 ns et une plage d'alimentation de 1,65 ... 3,6 V. Ces microcircuits sont également capables de fonctionner avec une alimentation de 2,5 volts. Dans ce cas, le temps de retard du signal augmente jusqu'à 9 ns.

La famille de microcircuits CMOS la plus prometteuse est actuellement considérée comme la famille SN74AUC avec un temps de retard du signal de 1,9 ns et une plage d'alimentation de 0,8 ... 2,7 V.

La base des éléments CMOS est un inverseur construit sur deux transistors MOS complémentaires (complémentaires) ( m-MOS et p-MOS) avec une grille isolée et un canal induit. Une caractéristique de ce schéma ( riz. 4.17) est que la tension d'entrée contrôle non seulement la clé, mais aussi le transistor de charge.

Sur le riz. 4.5.2. les caractéristiques drain-grille des transistors utilisés sont données. Transistor avec m-canal ( VT n) commence à conduire le courant si une tension positive est appliquée à sa grille, et un transistor avec R-canal ( Vermont p) - si une tension négative est appliquée à sa grille par rapport à la source.

Il est important que les deux transistors aient un talon sur leurs caractéristiques drain-grille. Ainsi, si l'on veut que le circuit fonctionne avec une tension d'alimentation positive (+ E P), alors comme transistor clé il faut utiliser VT n, et comme charge - VT p.

Riz. 4.17.1. Onduleur CMOS

Riz. 4.5.2. Caractéristiques drain-grille des transistors CMOS

Onduleur ( riz. 4.17) est construit de telle sorte que la source Vermont p est connecté à Fr, et la source VT n- avec le sol. Fermetures VT n et Vermont p sont combinés et servent d'entrée de l'onduleur, les drains VT n et Vermont p sont également combinés et servent de sortie de l'onduleur. Avec cette inclusion, les formules suivantes pour déterminer la tension grille-source seront valides VT n et Vermont p : U zip = U in, U zir = U in -E p

U zip- tension grille-source m-transistor à canal ( VT n);

U zir- tension grille-source R-transistor à canal ( VT p).

Lors de l'examen du fonctionnement de l'onduleur, nous supposerons que VT n et Vermont p ont des caractéristiques identiques et la tension de seuil U =½ U Pr½ = 1,5V.

Jusqu'à pp- tension de seuil m-transistor à canal ;

U Pr- tension de seuil p-transistor à canal.

Considérons le fonctionnement d'un onduleur CMOS selon sa HVV ( riz. 4.18-a), sur lesquelles on peut distinguer quatre sections et dépendances U ZI = F(U-BX) (riz. 4.18-b).

Section 1: U 0 en £ U Пп... Où U zip = U dans et VT n fermé, U zir = U in - E p< U Pr et VT p ouvert.

Riz. 4.18. Spécifications de l'onduleur CMOS :
a) HVB, b) U OBTURATEUR-SOURCE = f (U IN); c) I PTR = f (U BX)

VT n fermé), Vermont p est en saturation profonde, et la sortie aura une tension proche de E N.-É. ( U 1 SORTIE » E NS).

Section II : U P> U IN> U Pp,

où EN HAUT - tension de commutation

et U OUT = 0,5 (U 1 - U 0). U SPTA = U IN> U Pp et VT n commence à s'ouvrir, U ЗИР = U -Е П< U Пр et Vermont p est ouvert.

Sur ce site ½ U SPTA½ < ½ U ZIR½, donc Vermont p restera saturé et VT n- en mode actif.

VT n.

Le courant circulant dans le circuit crée une chute de tension à travers le canal Vermont p, à cause de cela, la tension de sortie commence à diminuer. Cependant, avec une augmentation de la tension d'entrée dans cette section, la tension de sortie diminue légèrement, car Vermont p est toujours saturé.

Point En haut:U IN = U P = 0,5E P;

U SPTA = U IN = U P> U Pp, et VT n ouvert; 0.5E P< U Пр et Vermont p est ouvert.

À ce stade | U SPTA|=|U ZIR| par conséquent, les résistances des canaux des deux transistors sont également égales. Ainsi, la sortie sera une tension égale à la moitié de la tension de l'alimentation ( U OUT=0,5E NS). Ce point correspond à la section verticale sur la caractéristique. À ce stade, le circuit consomme un courant maximal, car les deux transistors sont activés. Au moindre changement de la tension d'entrée, la tension de sortie change radicalement.

Section III : E P -½ U Pr½ > U IN> U P;U SPTA= U ВХ> U Пп et VT n ouvert; U ЗИР = U -Е П< U Пр et Vermont P est ouvert, mais avec croissance U-BX devient de moins en moins ouvert.

Sur ce site U SPTA>|U ZIR|, et donc VT n est en saturation, un Vermont p - en mode actif.

Le courant consommé par le circuit est déterminé dans ce cas par le transistor Vermont p.

La tension de sortie dans cette section est égale à la chute de tension sur le canal VT n... Comme VT n est en saturation, alors cette chute est faible, et avec une augmentation U-BX il diminue de plus en plus.

Section IV : E p> U in> E p -½ U Pr½; U zip= U dans> U Pp et Vn ouvert; U zir = U dans -E n> U zip et Vermont p est fermé.

Dans cet état, le circuit ne consomme pratiquement pas de courant (puisque Vermont p est fermé). VT n est en saturation profonde, tandis que la sortie aura une tension proche de zéro ( Tu es dehors» 0).

Comme le montre le HVB ( riz 4.5.1а), les éléments CMOS ont une bonne immunité au bruit. L'immunité au bruit est égale à zéro et un. En effet, le point de commutation ( U dans = U P) se situe exactement au centre de la plage de tension d'entrée ( E P> U dans> 0). À E P= + 5V, la valeur d'interférence maximale peut atteindre 1,5V. Avec la croissance E P l'immunité absolue au bruit est augmentée. L'immunité des éléments CMOS est d'environ 30% de E P (U 0 au maximum"0.3 E P, U 1 po.min"0.7 E P).

Étant donné que l'entrée de l'inverseur CMOS est constituée de MOSFET à grille isolée, l'impédance d'entrée est très élevée (10 12 10 13 Ohm). Par conséquent, de tels circuits ne consomment pratiquement pas de courant à l'entrée.

L'impédance de sortie des circuits CMOS est petite comme dans l'état Log. 0 et à l'état Log. 1, puisque l'un des transistors VT n ou alors Vermont p sera certainement ouvert. Ainsi, la résistance de sortie est déterminée par la résistance de canal du transistor MOS ouvert et est de 10 2 10 3 Ohm.

Une impédance d'entrée élevée et une impédance de sortie faible entraînent un rapport de dérivation statique élevé à la sortie. Le facteur de branchement sera limité par le haut uniquement par les exigences de vitesse. Étant donné que chaque entrée du circuit a une certaine capacité, alors avec une augmentation du facteur de dérivation, la capacité de charge augmentera, ce qui, à son tour, augmentera le temps de commutation de l'élément.

Ainsi, à mesure que la fréquence de fonctionnement diminue, le rapport de branchement augmentera. En relation avec ce qui précède, il est clair que les caractéristiques d'entrée et de charge perdent leur signification. La caractéristique de charge n'est importante que lors du couplage d'éléments CMOS avec des éléments d'autres types.

La faible impédance de sortie de l'élément dans les deux états permet de recharger rapidement la capacité de charge. Il en résulte des délais d'activation et de désactivation rapides. En pratique, les temps de retard sont de 50 200 ns.

Riz. 4.5.1c explique le processus de consommation de courant par le circuit.

En position statique, les circuits CMOS consomment très peu de courant (10 -6 -10 -7 A).

Fondamentalement, le courant est consommé lors de la commutation d'un circuit, tandis que U SPTA et ½ U ZIR½> U POR et les deux transistors VT n et VT p ouvert (sections II et III sur CVB) Cependant, la valeur de ce courant est inférieure à celle des circuits TTL, car les résistances volumiques des transistors MOS ouverts dépassent les résistances des transistors bipolaires ouverts. Pour cette raison, il n'y a pas de résistance d'écrêtage dans les circuits CMOS.

Lors de la commutation du circuit, le courant est également consommé pour charger la capacité de charge. L'amplitude de ce courant peut être définie comme I = CEf П où fP Est la fréquence de commutation du circuit.

Les avantages des circuits CMOS incluent également la possibilité de fonctionner à différentes tensions d'alimentation (3-15V). Avec une augmentation de la tension d'alimentation, l'immunité absolue au bruit augmentera, mais la consommation de courant augmentera également (les sections II et III sur le CVB deviendront plus larges). Avec une tension d'alimentation de + 5V, les niveaux de signaux des circuits CMOS deviennent compatibles avec les niveaux de TTL. Dans ce cas, cependant, il faut veiller à U 1 I/min pour le CMOS serait plus E N.-É. - |U OL | pour un verrouillage sécurisé VT p... A cet effet, la sortie TTL est souvent connectée via une résistance à E P.

Le travail des circuits CMOS sur les circuits TTL est généralement effectué à l'aide de schémas de câblage.

Sur le riz. 4.19 le schéma de l'élément de base de type CMOS est représenté. L'élément implémente la fonction 4I-NOT. Les transistors sont positionnés de manière à ce qu'aucun courant traversant ne circule dans le circuit quelle que soit la combinaison de signaux d'entrée. Les éléments de type OR-NOT sont construits de manière similaire. (fig.4.20).

Dans de tels circuits, en raison de la connexion en série des transistors dans l'un des bras, la résistance de sortie augmente dans l'un des états. Par conséquent, ces éléments ont des heures d'activation et de désactivation différentes. Pour l'élément NAND, le temps d'activation est plus long que le temps d'arrêt, et pour l'élément NOR, vice versa.

Riz. 4.19. Implémentation de la fonction 4I-NOT sur CMOS

Riz. 4.20. Implémentation de la fonction 4OR-NOT sur CMOS

En raison de l'impédance d'entrée très élevée, même une charge statique peut créer une tension de claquage. Pour se protéger contre les charges haute tension d'électricité statique, il existe un circuit de protection spécial aux entrées des circuits CMOS (à l'intérieur du microcircuit) (fig. 4.21).

Riz. 4.21. Onduleur CMOS avec circuit de protection de porte ESD

Diodes VD1, VD2 et VD3 protéger l'isolation du portail contre les pannes. Diodes VD4 et VD7 protéger la sortie de l'onduleur contre les pannes entre R et m domaines. Diodes VD5 et VD6 connecté en série entre les rails d'alimentation pour protéger contre l'inversion accidentelle de la polarité de l'alimentation.

Les représentants typiques des circuits CMOS sont des éléments de la série K564, qui se caractérisent par les paramètres suivants :

E P= 3¸15V; U 0= 0,01V (à E P= 5V et Dans=0); U1= 4.99V (à E P= 5V et Dans=0); je 0 dans= 0,2 A ; je 1 dans= 0,2 A ; je p= 0,17 mA (à E P= 10V, F= 100kHz et C n= 50pF); t s= 80ns ; je suis à 0= 0.9mA (à U 0 sur= 0,5V et E P= 10V); je 1 sur= 0.9mA (à U 1 sur=E P-0,5 V et E P= 10V); Cn = 200pF ; Dans= 12pF.

Une expérience individuelle (UIRS) nécessite une attention particulière en préparation.

INTRODUCTION

Parlons des caractéristiques d'une famille de circuits intégrés logiques idéale. Ils ne doivent pas dissiper de puissance, avoir un délai de propagation nul, des temps de montée et de descente contrôlés et avoir une immunité au bruit équivalente à 50 % de l'oscillation de sortie.

Les paramètres des familles modernes de puces CMOS (MOS complémentaires) se rapprochent de ces caractéristiques idéales.

Premièrement, les puces CMOS dissipent peu de puissance. La dissipation de puissance statique typique est de l'ordre de 10 nV par vanne, qui est générée par les courants de fuite. La puissance dissipée active (ou dynamique) dépend de la tension d'alimentation, de la fréquence, de la charge de sortie et du temps de montée du signal d'entrée, mais sa valeur typique pour une vanne à une fréquence de 1 MHz et une charge de 50 pF ne dépasse pas 10 mW.

Deuxièmement, bien que le temps de retard de propagation du signal dans les portes CMOS ne soit pas égal à zéro, il est plutôt court. En fonction de la tension de l'alimentation, le délai de propagation du signal pour une cellule typique est de l'ordre de 25 à 50 ns.

Troisièmement, les temps de montée et de descente sont contrôlés et sont des fonctions linéaires plutôt que pas à pas. Généralement, les temps de montée et de descente sont 20 à 40 % plus longs que le délai de propagation.

Enfin, la valeur typique d'immunité au bruit approche 50 % et représente environ 45 % de l'amplitude du signal de sortie.

Un autre assez facteur important La preuve en faveur des puces CMOS est leur faible coût, en particulier lorsqu'elles sont utilisées dans des équipements portables alimentés par des batteries de faible puissance.

Les alimentations dans les systèmes CMOS peuvent être de faible puissance et donc peu coûteuses. En raison de la faible consommation d'énergie, le sous-système d'alimentation peut être plus simple et donc moins cher. Les radiateurs et les ventilateurs sont inutiles en raison de la faible dissipation de puissance. L'amélioration continue des procédés technologiques, ainsi qu'une augmentation des volumes de production et un élargissement de la gamme de microcircuits CMOS fabriqués entraînent une diminution de leur coût.

Il existe de nombreuses séries de puces logiques CMOS. La première d'entre elles fut la série K176, puis K561 (CD4000AN) et KP1561 (CD4000BN), mais les séries fonctionnelles les plus développées étaient les séries KP1554 (74ACxx), KP1564 (74HCxx) et KP1594 (74ACTxx).

La série fonctionnelle de microcircuits CMOS modernes des séries KR1554, KR1564 et KR1594 contient des équivalents fonctionnels complets des séries TTLSh KR1533 (74ALS) et K555 (74LS), qui coïncident complètement à la fois dans les fonctions exécutées et dans le brochage (brochage) . Les microcircuits CMOS modernes, par rapport à leurs prototypes, les séries K176 et K561, consomment beaucoup moins d'énergie dynamique et sont plusieurs fois plus rapides qu'eux.

Pour simplifier les solutions de circuits, des séries CMOS avec une tension de seuil d'entrée de niveaux TTL (KR1594 et quelques autres) et de niveaux CMOS (KR1554, KR1564 et quelques autres) ont été développées. La plage de température de fonctionnement des microcircuits à usage général est de -40- + 85C et de -55- + 125C pour les applications spéciales. Tableau 1 montre une comparaison des caractéristiques d'entrée et de sortie des microcircuits CMOS et TTLSh.

Tableau 1. Comparaison des paramètres électriques des circuits CMOS et TTLSh

LA TECHNOLOGIE	CMOS avec obturateur PQC	Amélioré CMOS avec obturateur PQC	CMOS avec obturateur métallique	Stan-dartn.	TTLSh basse consommation	TTLSh basse consommation amélioré	Action rapide TTLSh


Puissance dissipée par porte (mW)
Statique
A une fréquence de 100 kHz
Délai de propagation (ns) (CL = 15pF)
Maximum fréquence d'horloge (MHz) (CL = 15pF)
Courant de sortie minimum (mA)
Sorties standard

Facteur de dérivation de sortie (Charge sur une entrée K555)
Sorties standard
Sorties avec une capacité de charge accrue
Courant d'entrée maximal, IIL (mA) (VI = 0,4 V)

CARACTÉRISTIQUES DES MICROSCIRCUITS CMOS

Le but de cette section est de fournir au concepteur du système les informations nécessaires sur le fonctionnement et le comportement des microcircuits numériques CMOS sous l'influence de divers signaux de commande. Beaucoup de choses ont été écrites sur la technologie de conception et de production des microcircuits CMOS, nous ne considérerons donc ici que les caractéristiques des circuits des microcircuits de cette famille.

Le circuit CMOS principal est l'inverseur illustré à la Fig. 1. Il se compose de deux transistors à effet de champ fonctionnant en mode enrichissement : avec un canal de type P (en haut) et un canal de type N (en bas). Pour indiquer les broches d'alimentation, les éléments suivants sont acceptés : VDD ou VCC - pour la borne positive et VSS ou GND - pour la borne négative. Les désignations VDD et VCC sont empruntées aux circuits MOS conventionnels et représentent les alimentations de source et de drain des transistors. Ils ne sont pas directement liés aux circuits CMOS, car les broches d'alimentation sont les sources des deux transistors complémentaires. Les désignations VSS ou GND sont empruntées aux circuits TTL, et cette terminologie a été conservée pour les microcircuits CMOS. En outre, les désignations VCC et GND seront indiquées.

Les niveaux logiques dans un système CMOS sont VCC (logique "1") et GND (logique "0"). Étant donné que le courant circulant dans le transistor MOS « on » ne crée pratiquement pas de chute de tension à ses bornes, et que la résistance d'entrée de la valve CMOS est très élevée (la caractéristique d'entrée du transistor MOS est principalement capacitive et ressemble au courant- caractéristique de tension d'un transistor MOS 1012 Ohm shunté par un condensateur 5pF), alors les niveaux logiques dans le système CMOS seront presque égaux à la tension de l'alimentation.

Examinons maintenant les courbes caractéristiques des MOSFET pour avoir une idée de la variation des temps de montée et de descente, des retards de propagation et de la dissipation de puissance avec la tension d'alimentation et la capacité de charge.

En figue. La figure 2 montre les courbes caractéristiques des transistors à effet de champ à canal N et à canal P fonctionnant en mode d'enrichissement.

Un certain nombre de conclusions importantes découlent de ces caractéristiques. Considérons la courbe pour un transistor à canal N avec une tension Gate-Source égale à VGS = 15 V. Il est à noter que pour une tension de commande VGS constante, le transistor se comporte comme une source de courant pour les valeurs de VDS (Drain-Source voltage) supérieur à VGS-VT (tension de seuil VT du MOSFET). Pour les valeurs VDS inférieures à VGS-VT, le transistor se comporte essentiellement comme une résistance.

Il faut aussi noter que pour des valeurs VGS plus faibles, les courbes sont similaires, sauf que la valeur IDS est beaucoup plus petite et, en fait, l'IDS augmente proportionnellement au carré du VGS. Le transistor à canal P a presque les mêmes caractéristiques, mais complémentaires (complémentaires).

Dans le cas du contrôle d'une charge capacitive à l'aide d'éléments CMOS, la variation initiale de tension appliquée à la charge sera linéaire, en raison de la caractéristique "courant" dans la section initiale, obtenue en arrondissant la caractéristique résistive dominante lorsque la valeur VDS diffère peu de zéro. En référence à l'inverseur CMOS le plus simple illustré à la Fig. 1, au fur et à mesure que VDS diminue jusqu'à zéro, la tension de sortie VOUT tendra vers VCC ou GND, selon le transistor activé : canal P ou canal N.

Si vous augmentez VCC, et donc VGS, l'onduleur doit développer une grande amplitude de tension aux bornes du condensateur. Cependant, pour le même incrément de tension, la capacité de charge de l'IDS augmente fortement comme le carré du VGS, et donc les temps de montée et les délais de propagation indiqués sur la Fig. 3 diminution.

Ainsi, on peut voir que pour une conception donnée, et donc une valeur fixe de la capacité de charge, l'augmentation de la tension d'alimentation augmentera la vitesse du système. L'augmentation du VCC augmentera les performances, mais aussi la dissipation de puissance. Cela est vrai pour deux raisons. Premièrement, le produit CV2f, et donc la puissance, augmente. Il s'agit de la puissance dissipée dans un circuit CMOS, ou tout autre circuit similaire pour la raison ci-dessus, lors de la commande d'une charge capacitive.

Pour la capacité de charge et la fréquence de découpage spécifiées, la dissipation de puissance augmente proportionnellement au carré de la chute de tension aux bornes de la charge.

La deuxième raison est que le produit VI, ou la puissance dissipée dans le circuit CMOS, augmente à mesure que la tension d'alimentation VCC augmente (pour VCC> 2VT). Chaque fois que le circuit est commuté d'un état à un autre, il y a un courant traversant momentané circulant de VCC à GND à travers les deux transistors de sortie ouverts simultanément.

Etant donné que les tensions de seuil des transistors ne changent pas avec l'augmentation de VCC, la plage de tension d'entrée dans laquelle les transistors supérieur et inférieur conduisent simultanément augmente avec l'augmentation de VCC. Dans le même temps, une valeur VCC plus élevée fournit une tension de commande VGS plus élevée, ce qui entraîne également une augmentation des courants JDS. Par conséquent, si le temps de montée du signal d'entrée est nul, alors il n'y aurait pas de courant traversant les transistors de sortie de VCC à GND. Ces courants surviennent parce que les fronts du signal d'entrée ont des temps de montée et de descente finis, et donc la tension d'entrée nécessite un certain temps fini pour parcourir la plage dans laquelle les deux transistors de sortie sont activés simultanément. De toute évidence, les temps de montée et de descente des fronts du signal d'entrée doivent être maintenus au minimum pour réduire la dissipation de puissance.

Examinons les caractéristiques de transfert (Fig. 5) telles qu'elles changent avec la tension d'alimentation VCC. Convenons que les deux transistors de notre onduleur le plus simple ont des caractéristiques et des tensions de seuil identiques mais complémentaires. Supposons que les tensions de seuil, VT, soient de 2V. Si VCC est inférieur à la tension de seuil de 2 V, aucun des transistors ne peut être activé et le circuit ne fonctionnera pas. En figue. 5a montre la situation où la tension de l'alimentation correspond exactement à la tension de seuil. Dans ce cas, le circuit doit fonctionner avec 100 % d'hystérésis. Cependant, il ne s'agit pas entièrement d'hystérésis, car les deux transistors de sortie sont bloqués et la tension de sortie est maintenue aux bornes des condensateurs de grille en aval du circuit. Si VCC est à une ou deux tensions de seuil (Fig. 5b), la valeur "d'hystérésis" diminue à mesure que VCC approche d'une valeur équivalente à 2VT (Fig. 5c). A VCC égal à deux tensions de seuil, il n'y a pas d'« hystérésis » ; de plus, il n'y a pas de courant traversant à travers deux transistors de sortie ouverts simultanément aux moments de commutation. Lorsque la valeur VCC dépasse deux tensions de seuil, les courbes caractéristiques de transfert commencent à s'arrondir (figure 5d). Lorsque VIN traverse la zone où les deux transistors sont activés, c'est-à-dire à l'état passant, les courants circulant dans les canaux des transistors créent des chutes de tension, arrondissant les caractéristiques.

Lorsqu'on envisage un système CMOS pour le bruit, il y a au moins deux caractéristiques à considérer : l'immunité au bruit et la marge de bruit.

Les circuits CMOS modernes ont une valeur d'immunité typique de 0,45 VCC. Cela signifie qu'un faux signal d'entrée égal à 0,45 VCC ou moins différent de VCC ou GND ne se propagera pas dans le système en tant que faux niveau logique. Cela ne signifie pas qu'aucun signal n'apparaîtra à la sortie du premier circuit. En effet, du fait du signal parasite, un signal de sortie va apparaître en sortie, mais il sera atténué en amplitude. Au fur et à mesure que ce signal se propage dans le système, il sera encore plus atténué par les circuits suivants, jusqu'à ce qu'il disparaisse complètement. Typiquement, un tel signal ne modifie pas l'état de sortie de la porte. Dans une bascule normale, une impulsion d'horloge d'entrée parasite d'amplitude 0,45 VCC ne changera pas son état.

Le fabricant CMOS garantit également une marge de bruit de 1 volt sur toute la plage de tension d'alimentation et de température et pour toute combinaison d'entrées. Il s'agit simplement d'une déviation de la caractéristique d'immunité au bruit, pour laquelle un ensemble spécial de tensions d'entrée et de sortie est garanti. En d'autres termes, de cette caractéristique il résulte que pour que le signal de sortie du circuit, exprimé en Volts, soit à moins de 0,1VCC de la valeur du niveau logique correspondant ("zéro" ou "un"), le signal d'entrée ne doit pas dépasser la valeur 0, 1VCC plus 1 Volt au-dessus du sol ou en dessous de la puissance. Cette situation est représentée graphiquement sur la Fig. 4.

Ces caractéristiques ressemblent beaucoup à la marge d'immunité au bruit des circuits TTL standard, qui est de 0,4 V (Fig. 6). Pour compléter l'image de la dépendance de la tension de sortie VOUT sur l'entrée VIN, nous présentons les courbes des caractéristiques de transfert (Fig. 5).

ANALYSE DE L'APPLICATION DANS LE SYSTÈME

Cette section traite de diverses situations qui surviennent lors du développement du système : entrées inutilisées, connexion en parallèle d'éléments pour augmenter la capacité de charge, disposition du bus de données, coordination avec des éléments logiques d'autres familles.

ENTRÉES NON UTILISÉES

En termes simples, les entrées inutilisées ne doivent pas être laissées non connectées. En raison de l'impédance d'entrée très élevée (1012 ohms), l'entrée flottante peut dériver entre la logique « zéro » et « un », créant un comportement imprévisible de la sortie du circuit et des problèmes système associés. Toutes les entrées inutilisées doivent être connectées au bus d'alimentation, au commun ou à une autre entrée utilisable. Le choix n'est absolument pas accidentel, car il faut prendre en compte l'effet possible sur la capacité de charge de sortie du circuit. Considérons, par exemple, une porte NAND à quatre entrées utilisée comme porte NAND à deux entrées. Sa structure interne est illustrée à la Fig. 7. Soit les entrées A et B des entrées inutilisées.

Si les entrées inutilisées doivent être connectées à un niveau logique fixe, alors les entrées A et B doivent être connectées au bus d'alimentation pour activer les entrées restantes. Cela activera les transistors inférieurs A et B et désactivera les transistors supérieurs A et B correspondants. Dans ce cas, pas plus de deux transistors supérieurs ne peuvent être activés en même temps. Cependant, si les entrées A et B sont connectées à l'entrée C, la capacité d'entrée triplera, mais chaque fois que l'entrée C atteint un niveau logique "zéro", les transistors supérieurs A, B et C - s'allument, triplant la valeur du courant de sortie maximal du niveau logique "un". ... Si le niveau logique « zéro » est également appliqué à l'entrée D, les quatre transistors supérieurs sont activés. Ainsi, connecter les entrées inutilisées d'un élément NAND au bus d'alimentation (OU PAS à un fil "commun") les activera, mais connecter les entrées inutilisées à d'autres entrées utilisées garantit une augmentation du courant de sortie du "un" logique niveau, dans le cas d'un élément ET-NON (ou le courant de sortie du niveau logique « zéro », dans le cas de l'élément OU-NON).

Pour les transistors connectés en série, le courant de sortie n'augmente pas. Compte tenu de cette circonstance, un élément logique à entrées multiples peut être utilisé pour contrôler directement une charge puissante, par exemple, une bobine de relais ou une lampe à incandescence.

PARALLÈLE INCLUANT DES ÉLÉMENTS LOGIQUES

Selon le type d'élément logique, la combinaison des entrées garantit une augmentation de la capacité de charge pour les courants sortants ou entrants, mais pas deux à la fois. Afin de garantir une augmentation des deux courants de sortie, plusieurs éléments logiques doivent être connectés en parallèle (Fig. 8). Dans ce cas, une augmentation de la capacité de charge est obtenue en connectant plusieurs chaînes de transistors en parallèle (Fig. 7), augmentant ainsi le courant de sortie correspondant.

DONNÉES PNEUS

Il existe deux manières principales de procéder. La première méthode est la connexion en parallèle d'éléments tampons CMOS classiques (par exemple). Et le deuxième moyen, le plus préférable, consiste à connecter des éléments avec trois états de sortie.

FILTRAGE DES INTERFÉRENCES DE L'ALIMENTATION ÉLECTRIQUE

Étant donné que les circuits CMOS peuvent fonctionner sur une large plage de tensions d'alimentation (3-15 V), un filtrage minimal est requis. La valeur minimale de la tension d'alimentation est déterminée par la fréquence de fonctionnement maximale de l'élément le plus rapide du système (généralement une très petite partie du système fonctionne sur fréquence maximale). Les filtres doivent être choisis de manière à maintenir la tension d'alimentation approximativement à mi-chemin entre la valeur minimale spécifiée et la tension maximale à laquelle les microcircuits sont encore opérationnels. Cependant, s'il est nécessaire de minimiser la dissipation de puissance, la tension d'alimentation doit être choisie aussi basse que possible tout en respectant les exigences de performance.

MINIMISATION DE LA DISsipation DE PUISSANCE DU SYSTÈME

Afin de minimiser la consommation d'énergie du système, celui-ci doit fonctionner à la vitesse minimale, en effectuant la tâche assignée à la tension d'alimentation minimale. Les valeurs instantanées de la consommation d'énergie dynamique (AC) et statique (DC) augmentent, à la fois avec l'augmentation de la fréquence et avec la tension de l'alimentation. La consommation d'énergie dynamique (AC) est une fonction du produit CV2f. Il s'agit de la puissance dissipée dans l'élément tampon entraînant la charge capacitive.

Bien entendu, la consommation dynamique augmente en proportion directe de la fréquence et en proportion du carré de la tension d'alimentation. Elle augmente également avec l'augmentation de la capacité de charge, qui est principalement déterminée par le système et n'est pas une variable. La consommation d'énergie statique (CC) est dissipée aux moments de commutation et est le produit de VI. Dans tout élément CMOS, il existe un courant instantané du bus d'alimentation au fil « commun » (à VCC> 2VT) Fig. neuf.

L'amplitude maximale du courant est une fonction qui augmente rapidement de la tension d'entrée, qui à son tour est fonction de la tension d'alimentation (figure 5d).
La valeur réelle du produit VI de la puissance dissipée par le système est déterminée par trois facteurs : la tension de l'alimentation, la fréquence et les temps de montée et de descente du signal d'entrée. Le temps de montée du signal d'entrée est un facteur très important. Si le temps de montée est long, la puissance dissipée augmente avec le temps de montée. le chemin de courant est établi tant que le signal d'entrée passe la région entre les tensions de seuil des transistors supérieur et inférieur. En théorie, si le temps de montée était considéré comme nul, aucun chemin de courant n'apparaîtrait et la puissance VI serait nulle. Cependant, comme le temps de montée est de grandeur finie, un courant traversant apparaît toujours, qui augmente rapidement avec l'augmentation de la tension d'alimentation.

Il y a une autre circonstance concernant le temps de montée du signal d'entrée et la consommation d'énergie. Si le circuit est utilisé pour piloter un grand nombre de charges, le temps de montée en sortie augmentera. Cela augmentera la dissipation de puissance VI dans chaque appareil piloté par un tel circuit (mais pas dans le circuit de pilotage lui-même). Si la consommation électrique atteint une valeur critique, il est nécessaire d'augmenter la pente de sortie en connectant des buffers en parallèle ou en divisant les charges afin de réduire la consommation électrique totale.

Résumons maintenant l'influence des effets de la tension d'alimentation, de la tension d'entrée, des temps de montée et de descente des fronts du signal d'entrée, de la capacité de charge sur la dissipation de puissance. Les conclusions suivantes peuvent être tirées :

Tension d'alimentation. Le produit de la dissipation de puissance CV2f augmente proportionnellement au carré de la tension d'alimentation. Le produit VI de la puissance dissipée augmente approximativement avec le carré de la tension d'alimentation.
Niveau de tension d'entrée. Le produit VI de la dissipation de puissance augmente si la tension d'entrée est comprise entre le « potentiel zéro (GND) plus la tension de seuil » et la « tension d'alimentation (VCC) moins la tension de seuil ». La dissipation de puissance la plus élevée se produit lorsque le VIN approche 0,5 VCC. Le niveau de tension d'entrée n'a aucun effet sur le produit CV2f.
Temps de montée du signal d'entrée. Le produit VI de la puissance dissipée augmente avec le temps de montée, puisque le courant traversant les transistors de sortie simultanément ouverts est réglé à plus de longue durée... Le produit CV2f n'est pas non plus influencé par le temps de montée du signal d'entrée.
Capacité de chargement. Le produit CV2f de la puissance dissipée dans le circuit augmente proportionnellement à la capacité de charge. Le produit de la dissipation de puissance VI est indépendant de la capacité de charge. Cependant, une augmentation de la capacité de charge conduira à une augmentation des temps de montée des fronts du signal de sortie, ce qui, à son tour, conduira à une augmentation du produit VI de la puissance dissipée dans les portes logiques commandées par ce signal.

COORDINATION AVEC LES ÉLÉMENTS LOGIQUES DES AUTRES FAMILLES

Il existe deux règles de base pour faire correspondre des éléments de toutes les autres familles avec des puces CMOS. Premièrement, le circuit CMOS doit fournir exigences nécessaires par les courants et tensions d'entrée d'éléments d'autres familles. Et, d'autre part, et surtout, l'amplitude du signal de sortie d'éléments logiques d'autres familles doit correspondre autant que possible à la tension d'alimentation du circuit CMOS.

DIAGRAMMES MOS P-CANAL

Il y a un certain nombre d'exigences qui doivent être remplies lors de l'appariement des circuits P-MOS et CMOS. Tout d'abord, il s'agit d'un ensemble d'alimentations avec des tensions différentes. La plupart des circuits P-MOS sont conçus pour fonctionner de 17 V à 24 V, tandis que les circuits CMOS sont conçus pour une tension maximale de 15 V. un signal supérieur à la tension d'alimentation. La tension de sortie des circuits P-MOS varie pratiquement du potentiel de tension d'alimentation le plus positif (VSS) à plusieurs volts au-dessus du potentiel le plus négatif (VDD). Par conséquent, même si le circuit P-MOS fonctionne à partir d'une source de 15 V, l'amplitude de son signal de sortie sera toujours inférieure à ce qui est nécessaire pour assurer l'adaptation avec le circuit CMOS. Il existe plusieurs façons de résoudre ce problème, selon la configuration de votre système. Considérez deux façons de construire un système entièrement sur des circuits MOS et une façon lorsque le système utilise des circuits TTLSh.

Le premier exemple utilise uniquement des circuits P-MOS et CMOS avec des tensions d'alimentation inférieures à 15 V (voir Figure 10). Dans cette configuration, le circuit CMOS pilote directement le P-MOS. Cependant, le circuit P-MOS ne peut pas piloter directement le CMOS car sa tension de sortie logique zéro est beaucoup plus élevée que le potentiel zéro du système. Pour « tirer » le potentiel de sortie du circuit à zéro, une résistance supplémentaire RPD est introduite. Sa valeur est choisie suffisamment petite pour fournir la constante de temps RC souhaitée lors de la commutation de la sortie de "un" à "zéro" et, en même temps, suffisamment grande pour fournir la valeur requise du niveau logique "un". Cette méthode convient également aux sorties P-MOS à drain ouvert.

Une autre façon dans un système tout MOS consiste à utiliser une référence de diode Zener conventionnelle pour générer un potentiel plus négatif pour alimenter le circuit CMOS (Figure 11).

Cette configuration utilise une alimentation P-MOS 17-24V. Tension de référence est sélectionné pour réduire la tension d'alimentation CMOS à l'oscillation minimale de la tension de sortie P-MOS. Le CMOS peut toujours piloter directement le P-MOS, mais maintenant, le P-MOS peut piloter le CMOS sans résistance de rappel. D'autres limitations sont la tension d'alimentation CMOS, qui doit être inférieure à 15 V, et la nécessité pour la source de référence de fournir un courant suffisant pour alimenter tous les circuits CMOS du système. Cette solution est tout à fait adaptée si l'alimentation du circuit P-MOS doit être supérieure à 15 V, et la consommation de courant des circuits CMOS est suffisamment faible pour être fournie par le plus simple régulateur paramétrique.

Si le système utilise des circuits TTLSh, il doit y avoir au moins deux alimentations. Dans ce cas, le circuit CMOS peut fonctionner à partir d'une source unipolaire et piloter directement le circuit P-MOS (Figure 12).

DIAGRAMMES MOS N-CANAL

La coordination des circuits CMOS aux circuits N-MOS est plus facile, bien qu'il y ait quelques problèmes. Tout d'abord, les circuits N-MOS nécessitent une tension d'alimentation inférieure, généralement comprise entre 5 et 12 V. Cela leur permet d'être directement adaptés aux circuits CMOS. Deuxièmement, l'amplitude du signal de sortie des circuits CMOS se situe pratiquement dans la plage allant de zéro à la tension de l'alimentation moins 1-2 V.

À des tensions d'alimentation plus élevées, les circuits N-MOS et CMOS peuvent fonctionner directement, car le niveau de sortie de l'unité logique du circuit N-MOS ne différera de la tension d'alimentation que de 10 à 20 %. Cependant, avec plus petites valeurs tension d'alimentation, la tension du niveau de l'unité logique sera inférieure de 20 à 40%, il est donc nécessaire d'activer la résistance "pull-up" (Fig. 13).

TTL-, TTLSH-SCHEMES

Lors de la réconciliation de ces familles avec des circuits CMOS, deux questions se posent. Premièrement, la tension logique un des familles bipolaires est-elle suffisante pour piloter directement le CMOS ? Les circuits TTL et TTLH sont parfaitement capables de piloter directement des circuits CMOS 74HCXX sans résistances de rappel supplémentaires. Cependant, ils ne sont pas capables de contrôler les circuits CMOS de la série CD4000 (K561, KR1561), car les caractéristiques de ces derniers ne garantissent pas l'opérabilité dans le cas d'une connexion directe sans résistances de rappel.

Les circuits TTLS sont capables de piloter directement des circuits CMOS sur toute la plage de températures de fonctionnement. Les circuits TTL standard sont capables de piloter directement des circuits CMOS sur la plupart de la plage de températures. Cependant, plus près de la limite inférieure de la plage de température, le niveau de tension de l'unité logique des circuits TTL diminue et il est recommandé d'introduire une résistance "pull-up" (Fig. 14).

Selon la dépendance des niveaux de tension d'entrée admissibles sur la tension d'alimentation pour les circuits CMOS (voir Fig. 4), si la tension d'entrée dépasse VCC-1,5 V (à VCC = 5 V), la tension de sortie ne dépassera pas 0,5 V. ... L'élément CMOS suivant amplifiera cette tension de 0,5 V jusqu'à la tension VCC ou GND correspondante. La tension de niveau logique « 1 » pour les circuits TTL standard est d'au moins 2,4 V avec un courant de sortie de 400 A. C'est le pire des cas, car la tension de sortie du circuit TTL ne s'approchera de cette valeur qu'à la température minimale, valeur maximum niveau d'entrée "0" (0,8 V), courants de fuite maximum et tension d'alimentation minimum (VCC = 4,5 V).

Dans des conditions normales (25 ° C, VIN = 0,4 V, courants de fuite nominaux CMOS et alimentation VCC = 5 V), un niveau logique "1" est susceptible d'être VCC-2VD ou VCC-1,2 V. Lors du changement d'un seul température, la tension de sortie changera selon la relation « deux fois -2 mV par degré de température » ou « -4 mV par degré ». VCC-1.2V est suffisant pour piloter directement le CMOS sans avoir besoin d'une résistance de rappel.

Si, dans certaines conditions, la tension de sortie TTL du niveau logique "1" peut descendre en dessous de VCC-1,5 V, une résistance doit être utilisée pour piloter le circuit CMOS.
La deuxième question est la suivante : le circuit CMOS peut-il fournir suffisamment de courant de sortie pour fournir une tension d'entrée logique « 0 » pour un circuit TTL ? Il n'y a pas de problème de ce type pour le "1" logique.

Pour un circuit TTLC, le courant d'entrée est suffisamment faible pour permettre le contrôle direct de deux de ces entrées. Pour un circuit TTL standard, le courant d'entrée est dix fois le courant du circuit TTLS et, par conséquent, la tension de sortie du circuit CMOS, dans ce cas, dépassera la tension maximale admissible du niveau logique "0" (0,8 V ). Cependant, en étudiant attentivement la spécification de la capacité de charge de sortie des circuits CMOS, vous remarquerez qu'une porte NAND à deux entrées peut piloter une entrée TTL, bien qu'en dernier recours. Par exemple, la tension de sortie du niveau logique « zéro » pour les instruments MM74C00 et MM74C02 sur toute la plage de température est de 0,4 V à 360 A, avec une tension d'entrée de 4,0 V et une tension d'alimentation de 4,75 V. Les deux circuits sont illustrés En figue. quinze.

Les deux circuits ont la même capacité de charge, mais leurs structures sont différentes. Cela signifie que chacun des deux transistors inférieurs du MM74C02 peut fournir le même courant que les deux transistors MM74C00 en série. Deux transistors MM74C02 ensemble peuvent fournir deux fois le courant pour une tension de sortie donnée. Si la tension de sortie du "zéro" logique est autorisée à augmenter jusqu'à 0,8 V, le dispositif MM74C02 sera en mesure de fournir quatre fois plus de courant de sortie que 360μA, c'est-à-dire 1,44 mA, ce qui est proche de 1,6 mA. En fait, 1,6 mA est le courant d'entrée maximal pour l'entrée TTL, et la plupart des circuits TTL ne fonctionnent pas à plus de 1 mA. De plus, 360 µA est le courant de sortie minimum pour les circuits CMOS. La valeur réelle est comprise entre 360 et 540 A (ce qui correspond au courant d'entrée de 2-3 entrées TTLSh). Un courant de 360 uA est spécifié pour une tension d'entrée de 4 V. Pour une entrée de 5 V, le courant de sortie sera de l'ordre de 560 uA sur toute la plage de température, ce qui rend le contrôle de l'entrée TTL encore plus facile. A température ambiante et une tension d'entrée de 5 V, la sortie CMOS peut fournir 800 μA. Par conséquent, une porte NOR à deux entrées fournira un courant de sortie de 1,6 mA à 0,4 V si les deux entrées d'une porte NOR sont alimentées en 5 V.

De cela, nous pouvons conclure qu'un élément OR-NOT à deux entrées inclus dans le MM74C02 peut être utilisé pour contrôler une entrée TTL standard au lieu d'un tampon spécial. Cependant, cela entraînera une certaine réduction de l'immunité au bruit dans la plage de température.

Sources d'information

Conférence. Processeurs de fabrication

Microprocesseur est un circuit intégré formé sur un petit cristal de silicium. Le silicium est utilisé dans les microcircuits car il possède des propriétés semi-conductrices : sa conductivité électrique est supérieure à celle des diélectriques, mais inférieure à celle des métaux. Le silicium peut être à la fois un isolant qui empêche le mouvement des charges électriques et un conducteur - alors les charges électriques le traverseront librement. La conductivité du semi-conducteur peut être contrôlée en introduisant des impuretés.

Microprocesseur contient des millions de transistors reliés entre eux par les conducteurs les plus fins en aluminium ou en cuivre et utilisés pour le traitement des données. C'est ainsi que les pneus internes sont formés. En conséquence, le microprocesseur remplit de nombreuses fonctions - des opérations mathématiques et logiques au contrôle du fonctionnement d'autres microcircuits et de l'ensemble de l'ordinateur.

L'un des principaux paramètres du microprocesseur est la fréquence du cristal, qui détermine le nombre d'opérations par unité de temps, la fréquence de fonctionnement bus système, la quantité de cache SRAM interne. Le processeur est marqué par la fréquence du cristal. La fréquence du cristal est déterminée par la fréquence de commutation des transistors de l'état fermé à l'état ouvert. La capacité d'un transistor à commuter plus rapidement est déterminée par la technologie de fabrication des plaquettes de silicium à partir desquelles les puces sont fabriquées. La dimension du processus technologique détermine la taille du transistor (son épaisseur et sa longueur de grille).

Comment sont fabriqués les microcircuits

Comme vous le savez depuis le cours de physique de l'école, dans l'électronique moderne, les principaux composants des circuits intégrés sont des semi-conducteurs type p et type n(selon le type de conductivité). Semi-conducteur est une substance qui surpasse les diélectriques en conductivité, mais est inférieure aux métaux. Les deux types de semi-conducteurs sont à base de silicium (Si), qui sous sa forme pure (ce qu'on appelle le semi-conducteur intrinsèque) ne conduit pas bien électricité, cependant, l'ajout (insertion) d'une certaine impureté dans le silicium permet de changer radicalement ses propriétés conductrices. Il existe deux types de mixins : donneur et accepteur.

Mélange donneur conduit à la formation de semi-conducteurs de type n avec une conductivité de type électronique, et accepteur - à la formation de semi-conducteurs de type p avec une conductivité de type trou. Les contacts des semi-conducteurs p et n vous permettent de former des transistors - le principal éléments structurels microcircuits modernes. Ces transistors, appelés transistors CMOS, peuvent être dans deux états fondamentaux : ouvert, lorsqu'ils conduisent l'électricité, et verrouillé, lorsqu'ils ne conduisent pas l'électricité. Étant donné que les transistors CMOS sont les principaux éléments des microcircuits modernes, parlons-en plus en détail.

Lorsqu'ils parlent de processeurs Intel, ils utilisent souvent des concepts spécifiques tels que le processus technologique de 0,13 micron, et dans Ces derniers temps- Processus technologique 90nm. Par exemple, il est d'usage de dire que le nouveau processeur Intel Pentium 4 avec noyau Northwood est fabriqué en utilisant la technologie 0,13 micron, et la future génération de processeurs sera basée sur un processus technologique de 90 nanomètres. Quelle est la différence entre ces processus technologiques et comment cela affecte-t-il les capacités des processeurs eux-mêmes ?

Comment fonctionne un transistor CMOS

Le transistor CMOS de type n le plus simple a trois électrodes : source, grille et drain... Le transistor lui-même est fabriqué dans un semi-conducteur de type p avec une conductivité de trou, et des semi-conducteurs de type n avec une conductivité électronique sont formés dans les régions de drain et de source. Naturellement, en raison de la diffusion des trous de la région p vers la région n et de la diffusion inverse des électrons de la région n vers la région p, des couches appauvries (couches dans lesquelles il n'y a pas de porteurs de charge majeurs) se forment aux frontières des transitions des régions p et n. A l'état normal, c'est-à-dire lorsqu'aucune tension n'est appliquée à la grille, le transistor est dans un état "bloqué", c'est-à-dire qu'il n'est pas capable de conduire le courant de la source au drain. La situation ne change pas, même si on applique une tension entre le drain et la source (dans ce cas, on ne prend pas en compte les courants de fuite provoqués par le mouvement sous l'influence des champs électriques générés de porteurs de charge minoritaires, que c'est-à-dire des trous pour la région n et des électrons pour la région p).

Cependant, si un potentiel positif est appliqué à la grille (Fig. 1), la situation changera radicalement.

Riz. 1. Le principe de fonctionnement d'un transistor CMOS

Sous l'influence du champ électrique de la grille, des trous sont enfoncés profondément dans le semi-conducteur p et des électrons, au contraire, sont attirés dans la région sous la grille, formant un canal enrichi en électrons entre la source et le drain. Lorsqu'une tension positive est appliquée à la grille, ces électrons commencent à se déplacer de la source au drain. Dans ce cas, le transistor conduit le courant - ils disent que le transistor "s'ouvre". Si la tension est retirée de la grille, les électrons cessent d'être attirés dans la région entre la source et le drain, le canal conducteur est détruit et le transistor cesse de faire passer le courant, c'est-à-dire qu'il est "verrouillé". Ainsi, en changeant la tension à la grille, vous pouvez ouvrir ou éteindre le transistor, de la même manière que vous pouvez allumer ou éteindre un interrupteur à bascule classique en contrôlant le passage du courant dans le circuit. C'est pourquoi les transistors sont parfois appelés interrupteurs électroniques. Cependant, contrairement aux conventions interrupteurs mécaniques, les transistors CMOS sont pratiquement sans inertie et peuvent passer de l'état ouvert à l'état fermé des milliards de fois par seconde ! C'est cette caractéristique, c'est-à-dire la capacité de commutation instantanée, qui détermine en fin de compte la vitesse du processeur, qui se compose de dizaines de millions de ces transistors les plus simples.

Tellement moderne circuit intégré se compose de dizaines de millions des transistors CMOS les plus simples.

Voici une image en coupe du processeur :

Au-dessus se trouve un couvercle de protection en métal qui, en plus d'une fonction de protection, agit également comme un dissipateur de chaleur - c'est ce que nous enduisons généreusement de pâte thermique lorsque nous installons le refroidisseur. Sous le dissipateur de chaleur se trouve le même morceau de silicium qui effectue toutes les tâches de l'utilisateur. Encore plus bas se trouve un substrat spécial, qui est nécessaire pour le brochage (et pour augmenter la surface des "jambes") afin que le processeur puisse être installé dans un support de carte mère.

La puce elle-même est constituée de silicium, sur lequel se trouvent jusqu'à 9 couches de métallisation (en cuivre) - c'est exactement le nombre de niveaux nécessaires pour que, selon une certaine loi, il soit possible de connecter des transistors situés à la surface du silicium (puisqu'il est tout simplement impossible de faire tout cela au même niveau). Fondamentalement, ces couches agissent comme des fils de connexion, uniquement à une échelle beaucoup plus petite; pour que les « fils » ne se court-circuitent pas, ils sont séparés par une couche d'oxyde (à faible constante diélectrique).